안녕하세요 교수님 항상 좋은 강의 감사드립니다. WL 동작에서 BL 값이 1로 처음부터 끝까지 유지 된다고 설명해주셨는데, 초기에 워드라인을 'on' 시키면 Read 동작과 같이 좌측 부분 PG1에서 유입되는 전하는 PD1을 통해 접지로 이동하므로 BL의 전하가 High(1)에서 Low(0)쪽으로 잠시나마 감소해야하지 않나요?!
교수님 좋은 강의 정말 감사합니다. 제가 한참 부족한지라 read과정에서 질문이 생겼는데 N1 노드의 1을 read하는 과정에서는 BL이 0으로, BL_bar는 1로 precharge되게 되는건가요? 그렇지 않다면 혹시 어떻게 1이 저장된 노드에서 read currunt가 흐를 수 있게 되는지 궁금합니다.
1. 강의에서 설명했듯이 bit line 은 전부 1로 precharge 합니다. 2. 꼭 read current 가 흘러야 되는것이 아니라, bit line 끝에 연결된 sense amplifier 가 흘러나오는 read current 의 양을 감지해서, 0 인지 1인지 구분하는 것입니다.
@@hjs9671 sense amplifier 는 전류를 감지하는 회로 입니다. 그리고 어떠한 기준값이 정해져 있습니다. 따라서 (read current > 기준값)을 만족하면 0 으로 read 하고, (read current < 기준값)이면 1로 read 하게 됩니다. BL 의 potential 을 감지하는 것은 아닙니다.
안녕하세요 교수님, 강의 내용 중 질문이 있어 댓글을 남깁니다. SRAM Read Fail 설명 부분에서 베타 개념을 설명하시며 N1 node의 값은 증가하고, N2 node의 값이 감소해 N1 node Voltage>V_DD/2 가 됐을 때 Read Fail이 일어난다 이해했습니다. 이 과정에서 N1 node Voltage가 BL에 의해 증가하는 것은 이해했습니다만, PD1의 Gate Voltage로 적용되는 N2 node Voltage는 왜 Read 과정에서 값이 Drop되는 현상이 나타나는지 여쭤봅니다.
교수님 안녕하세요, 궁금한 점이 하나 있어 질문드립니다 학부과정에서 MOSFET에 대해 배울때, PMOS는 S->D으로 NMOS는 D->S로 전류가 흐른다고 배웠습니다 근데 PASS GATE의 경우 NMOS인데 어떻게 Read할 때와 Write할 때, 전류의 방향이 반대일 수 있나요? WL이 High가 되면 PASS GATE가 Turn on되는데, 이 때 전위가 더 높은쪽이 Drain으로, 낮은 쪽이 Source로 동작하게 된다고 보면 될까요? 예를들어 오른쪽 Pass Gate(PG2)에서 1 Read 동작시 BL_b와 연결된 쪽이 drain으로, 1 Write 시 BL_b와 연결된 쪽이 Source로 동작하는건가요?
MOSFET 은 drain 과 source 의 위치가 정해져 있는 것이 아닙니다. 구조를 보면 알 수 있듯이, MOSFET 은 대칭적인 구조를 가지고 있습니다. 따라서 특별히 어느쪽이 drain 이어야 할 이유가 없습니다. NMOS 를 기준으로, potential 이 상대적으로 높은쪽을 drain 이라 부르는 것이고, 상대적으로 낮은쪽이 source 가 되는 것입니다. 즉 어느쪽이 drain 인지 source 인지는, 전압 상황에 따라 결정되는 것이지, 처음에 만들 때부터 고정되는 것이 아닙니다.