Základní princip činnosti procesoru a jeho výuka s RISC-V simulátorem QtRVSim (Karel Kočí) 

Přednáška na konferenci InstallFest 2022
(installfest.cz...)
Abstrakt:
Zájemci budou objevovat jak vykonává jednotlivé operace jednoduchý a zřetězený procesor s architekturou [RISC-V](en.wikipedia.o...) na simulátoru [QtRVSim](github.com/cvu..., který jsme s našimi studenty a kolegy vytvořili jako názornou pomůcku pro výuku procesorových architektur (předmět [B35APO](cw.fel.cvut.cz.... Od jednoduchého sčítání dvou [vektorů v assembleru](gitlab.fel.cvu...) je možné dojít až k práci s periferiemi a displejem, kdy již bude použitý kompilátor GCC. K dispozici budou i kity a MCU s jádry RISC-V. například ESP32C3 Espressif. Pokud bude zájem tak budeme rádi i za obecnou diskuzi na téma výuka architektur počítačů a obecně i za názory na další vývoj procesorů. Potěší nás diskuze naživo i k loňské přednášce o [Vývoji architektur procesorů ]( • Vývoj architektur proc... ) i o pokročilých superskalárních technikách viz. předmět [BE4M35PAP](cw.fel.cvut.cz...) ([videa](www.youtube.co.... V přípravě je i kanál s [anglickými videi]( • dr. P. Píša: Computer ... ) pro základní výuku již založenou na RISC-V architektuře. Simulátor zkompilovaný do [WASM online](dev.jakubdupak....
Vyrobilo AVC Silicon Hill, 2022.