Free Systemverilog Course : Udemy: VLSI Verification Courses: SV Beginner 2: Lear More TB Constructs 

Systemverilog Academy

Подписаться 16 тыс.

Просмотров 19 тыс.

50% 1

ВидеоПоделитьсяСкачатьДобавить в

Опубликовано:

 

21 окт 2024

Поделиться:

Ссылка:

Скачать:

Готовим ссылку...

Добавить в:

Мой плейлист

Посмотреть позже

Комментарии : 15   

@mohammedimrankhan6265 4 года назад

In mailbox explanation end class should be axi driver instead of axi generator.Nice video

@SystemverilogAcademy 4 года назад

Yes, that's true. Thanks for the correction & feedback !!

@lixiang7349 Год назад

Among * 3 not between.

@SystemverilogAcademy Год назад

👍

@vidyagopinath4459 3 года назад

The subtitles need to be corrected... Ot Nice class sir

@SystemverilogAcademy 3 года назад

Thanks for feedback 👍 Subtitles are auto generated and won't be good enough to relay on .

@alterguy4327 3 года назад

58:04 Bookmark

@SystemverilogAcademy 3 года назад

Its kind of summary for interface usage 👍

@alterguy4327 3 года назад

Thankyou

@SystemverilogAcademy 3 года назад

👍

@SystemverilogAcademy 3 года назад

Thanks 🙂

@alterguy4327 3 года назад

Is this course available in Udemy

@SystemverilogAcademy 3 года назад

Any of our course are no more available in Udemy. All in this RU-vid channel

@uday5786 4 года назад

thank u for video sir.can u please provide the ppt

@SystemverilogAcademy 4 года назад

Thanks for the feedback. The materials can't be shared and sorry about that.